MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP5055360

Publication date:

1993-03-05

Inventor:

HOTTA MASAYOSHI

Applicant:

SHARP CORP

Classification:

- international:

H01L21/76

- european:


Application number: JP19910213534 19910826

Priority number(s):

Abstract of JP5055360

PURPOSE:To prevent a step from occurring at the edge of a trench when the trench is filled with a CVD-SiO2 film or the like

CONSTITUTION:An Si2N4 film 5 is made to serve as a stopper when a BPSG/CVD-SiO2 film is etched back. The surface of the BPSG/CVD-SiO2 film buried in a trench after an element isolation region is formed is set higher than that of an Si substrate 1. When a glass film 7 of BPSG excellent in melt properties is formed and successively flattened by annealing at a high temperature, boron and phosphorus are prevented from diffusing automatically from the BPSG film 7 by the interposition of the Si2N4 film 5. By this setup, a trench very small to comparatively large in width earn be uniformly filled with glass of good melt property.



(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-55360

(43)公開日 平成5年(1993)3月5日

(51)Int.Cl.⁵

識別記号 庁内整理番号 FΙ

技術表示箇所

H 0 1 L 21/76

L 9169-4M

審査請求 未請求 請求項の数3(全 4 頁)

(21)出願番号

特願平3-213534

(71)出願人 000005049

シャープ株式会社

(22)出願日

平成3年(1991)8月26日

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 堀田 昌義

大阪市阿倍野区長池町22番22号 シャープ

株式会社内

(74)代理人 弁理士 野河 信太郎


(54) 【発明の名称 】 半導体装置の製造方法

(57)【要約】

【目的】 トレンチ内をCVD-SiO2 膜等で埋め込 む場合トレンチのエッジ部で段差を生じるのを回避する こと。

【構成】 Si3 N4 膜5をBPSG/CVD-SiO 2 のエッチバックの際のストッパーとして用いる。素子 分離領域形成後トレンチ内に埋め込んだCVD-SiO 2 膜の表面をSi基板1の表面よりも高く配置する。良 溶融性のガラス、例えば、BPSG膜7を積層し、続い て高温アニールで平坦化する際にSi3 N4 膜5の介在 によってBPSG膜7からのボロン、リンのオート・ド ーピングを防止できる

【効果】 微細なトレンチから比較的広い幅のトレンチ まで非溶融性ガラスを均一性良く埋め込めることができ る。



1

【特許請求の範囲】

【請求項1】 開口幅の狭いトレンチと開口幅の広いト レンチを有する半導体基板内に、

- (a) その基板の表面全面を酸化した後その酸化膜の全面 にPolv-Si膜を堆積後エッチバックして開口幅の 狭いトレンチ内にPoly-Si膜を残存させる工程
- (b) トレンチを含む半導体基板上の全面にSi3 N4 膜 を堆積する工程と、
- (c) 少なくともトレンチ内が埋設されるようにガラス層 に対して非溶解性のSiO2 膜を形成後その上にSiO 2 に対して良溶融性のガラス層を積層する工程と、
- (d) 高温アニール後平坦化し、Si3 N4 膜が露出する までドライエッチング或いは、ウエットエッチングを行 ってトレンチに非溶解性のSiО2 膜を埋め込むことで 素子分離領域を形成するに際して、

開口幅の広いトレンチ内に埋め込まれる非溶解性のSi O2 膜の段差がなくなるまで上記(c)、(d) 工程を順次 少なくとも1回以上繰り返し、それによってトレンチ内 を埋め込むようにする工程とからなる半導体装置の製造

【請求項2】 開口幅の狭いトレンチは、その底部にト レンチのアスペクト比を低減しうるPoly-Si膜を 有する請求項1による半導体装置の製造方法。

【請求項3】 良溶融性のガラス層が、BPSG層、B SG層又はPSG層である請求項1による半導体装置の 製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体装置の製造方法 に関し、更に詳しくは、サブミクロンデバイスの素子分 離技術に関するものである。

[0002]

【従来の技術】従来のこの種の方法はLOCOS方或い はBOX法にて行われていた。

[0003]

【発明が解決しようとする課題】しかし、上記従来法で は、トレンチ内をCVD-SiO2 膜等で埋め込む場 合、開口径が0.3~1.0μmの微細なトレンチで は、アスペクト比が大となり、トレンチ内を均一に埋め 込めない。また、BPSG/CVD-SiO2のエッチ バックの際ドライエッチングを行う場合に均一性、選択 性が十分でなく、またウェットエッチングを行った場合 でもトレンチのエッジ部で段差を生じる。

[0004]

【課題を解決するための手段及び作用】この発明は、開 口幅の狭いトレンチと開口幅の広いトレンチを有する半 導体基板内に、(a) その基板の表面全面を酸化した後そ の酸化膜の全面にPoly-Si膜を堆積後エッチバッ クして開口幅の狭いトレンチ内にPoly-Si膜を残 50 る。このため、図9、図10に示すようにさらに(i)C

存させる工程と、(b) トレンチを含む半導体基板上の全 面にSi3 N4 膜を堆積する工程と、(c) 少なくともト レンチ内が埋設されるようにガラス層に対して非溶解性 のSiO2 膜を形成後その上にSiO2 に対して良溶融 性のガラス層を積層する工程と、(d) 高温アニール後平 坦化し、Si3 N4 膜が露出するまでドライエッチング

2

或いは、ウエットエッチングを行ってトレンチに非溶解 性のSiO2 膜を埋め込むことで素子分離領域を形成す るに際して、開口幅の広いトレンチ内に埋め込まれる非 10 溶解性のSiO2 膜の段差がなくなるまで上記(c)、

(d) 工程を順次少なくとも1回以上繰り返し、それによ ってトレンチ内を埋め込むようにする工程とからなる半 導体装置の製造方法である。すなわち、この発明では、 Si3 N4 膜を、非溶解性のSiO2 膜を形成後その上 に良溶融性のガラス層を積層してこれらをエッチバック して非溶解性のSiO2 膜をトレンチ内に埋設する際の ストッパーとして用いる。また、素子分離領域形成後ト レンチ内に埋め込んだ非溶解性のSiO2 膜の表面をS i基板の表面よりも高く配置する。更にはSi3 N4 膜 の介在によって良溶融性のガラスを積層して高温アニー 20 ルで平坦化する際、Si3 N4 膜の介在によって良溶融 性のガラスからの不純物のオート・ドーピングを防止で きるようにしたものである。

[0005]

【実施例】まず、図1に示すように、Si基板1に開口 幅 (開口径) 0.5 μm、深さ0.6μmの、幅の狭いトレ ンチ2を形成する。そして、トレンチ2内を酸化して膜 厚Aが500 ÅのSiO2 膜3を形成し、その後、Pol y - S i 膜 4 を膜厚 B が6000 Å に堆積する。一方、図 2 は図1と同時工程で作成される幅広のトレンチ22の領域 を示す。次に、トレンチ2,22 におけるPoly-Si 膜4をRIEによりエッチバックする(図3、図4参 照)。この時、狭いトレンチ2(図3参照)では、トレ ンチ内にPoly-Si膜4aが2000~3000Å程度残る ようにエッチバックする。一方、幅広のトレンチ22内で はトレンチ内の側壁部以外はPolv-Si膜が残存す ることなく除去される(図4参照)。次に、トレンチ内 にSi₃ N₄ 膜5をCVD法により500 A 堆積する (図 3、図4参照)。次に、図5、図6に示すように非溶融 40 性のガラス、例えば、CVD-SiO2 膜6を6000A厚 積層し、その上に良溶融性のガラス、例えば、BPSG 膜7を6000Å積層し、続いて900~1000℃の高温アニー ルで平坦化する。この際、Si3 N4 膜5の介在によっ てBPSG膜7からのボロン、リンのオート・ドーピン グを防止できる

次にBHFにより、Si3 N4 膜5が露出するまでエッ チバックして各トレンチ2,22 内にCVD-SiO2 膜 6を残存させる(図7、図8参照)。この時、幅広のト レンチ22 (図8参照)では、エッジ部で段差8が生じ

VD-SiO2 膜9及びBPSG膜10を順次積層する工 程と、(ii)上記と同じ高温アニール工程と、さらに (iii) SiO2 膜9、BPSG膜10のエッチバックの 工程をトレンチ22内で、CVD-SiO2 膜の段差が生 じないように (図12参照)、かつ均一で平坦な表面を有 するようになるまで再度繰り返すことにより、CVDー SiO2 膜9を埋め込むことができる(図11、図12参 照)。最後に、図13、図14に示すようにトレンチ 2,22 内に存在しているSi₃ N₄ 膜5とSiO₂ 膜3 のみを残して、Si₃ N₄ 膜5と、SiO₂ 膜3を順次 削除することにより素子分離領域が完成する。この際、 狭いトレンチ2では、図5でPoly-Si膜4aを残 すことで埋め込まれたCVD-SiO2 膜6のかさあげ を行うことができ、それによってトレンチ内のアスペク ト比(深さ/開口幅)を低減でき、狭いトレンチ内にも 均一性良くCVD-SiO2 膜を埋め込むことができ る。このように本実施例では、Si3 N4 膜5をBPS G/CVD-SiO2 のエッチバックの際のストッパー として用いることができる。また、素子分離領域形成後 トレンチ内に埋め込んだCVD-SiO2膜の表面をS i基板1の表面よりも高く配置することができる。更に 良溶融性のガラス、例えば、BPSG膜7を積層し、続 いて高温アニールで平坦化する際にSi3 N4 膜5の介 在によってBPSG膜7からのボロン、リンのオート・ ドーピングを防止できる。

[0006]

【発明の効果】以上のようにこの発明によれば、簡便かつ低コストで、微細なトレンチから比較的広い幅のトレンチまで非溶融性ガラスを均一性良く埋め込めることができる。また、パターン密度にも依存しないため、高集積の半導体装置を製造することができる。

【図面の簡単な説明】

【図1】この発明の一実施例の狭い開口幅のトレンチにおける製造工程の第1ステップを示す構成説明図である

【図2】上記実施例の広い開口幅のトレンチにおける製

造工程の第1ステップを示す構成説明図である。

【図3】上記実施例の狭い開口幅トレンチにおける製造 工程の第2ステップを示す構成説明図である。

【図4】上記実施例の広い開口幅のトレンチにおける製造工程の第2ステップを示す構成説明図である。

【図5】上記実施例の狭い開口幅のトレンチにおける製造工程の第3ステップを示す構成説明図である。

【図6】上記実施例の広い開口幅のトレンチにおける製造工程の第3ステップを示す構成説明図である。

【図7】上記実施例の狭い開口幅のトレンチにおける製造工程の第4ステップを示す構成説明図である。

【図8】上記実施例の広い開口幅のトレンチにおける製造工程の第4ステップを示す構成説明図である。

【図9】上記実施例の狭い開口幅のトレンチにおける製造工程の第5ステップを示す構成説明図である。

【図10】上記実施例の広い開口幅のトレンチにおける 製造工程の第5ステップを示す構成説明図である。

【図11】上記実施例の狭い開口幅のトレンチにおける 製造工程の第6ステップを示す構成説明図である。

0 【図12】上記実施例の広い開口幅のトレンチにおける 製造工程の第6ステップを示す構成説明図である。

【図13】上記実施例の狭い開口幅のトレンチにおける 製造工程の第7ステップを示す構成説明図である。

【図14】上記実施例の広い開口幅のトレンチにおける 製造工程の第7ステップを示す構成説明図である。

【符号の説明】

- 1 S i 基板
- 2 狭い幅のトレンチ
- 3 熱酸化によるSiO₂ 膜
- 30 4 ポリシリコン膜
 - 4 a 狭い幅のトレンチに残存したポリシリコン膜
 - 5 Si3 N4 膜
 - 6, 9 CVD-SiO2 膜
 - 7, 10 BPSG膜
 - 22 広い幅のトレンチ

